上海高校設(shè)備裝卸搬運(yùn)-精密儀器設(shè)備裝卸搬運(yùn)的亞瑟報(bào)道：任何技術(shù)的研發(fā)都是半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍而又艱辛的，尤其在給摩爾定律續(xù)命這條路上，更是步履維艱。2022年6月30日，在一片質(zhì)疑和欣喜聲中，三星GAA 3nm正式宣布量產(chǎn)，然而早在2002年，三星就已經(jīng)對(duì)GAA保持關(guān)注并投入研發(fā)，20年的研發(fā)和投入換半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍3nm的量產(chǎn)。作為接替Finfet的晶體管結(jié)構(gòu)，GAA往往被認(rèn)為是3nm之后的芯片制造方向，但顯然這也只是芯片發(fā)展道路上的眾多選擇之一。面對(duì)神秘而又未知的芯片未來(lái)，研發(fā)人員天馬行空的創(chuàng)造力，總會(huì)帶來(lái)很多奇思妙想，比如各種3D堆疊、chiplet、高金屬替代，又或者是本次文章的主角：背面供電。半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍何為背面供電(BSPDN)，顧名思義，就是將芯片上的電源線(xiàn)轉(zhuǎn)移到晶圓空置的背面，可以看作是IMEC開(kāi)創(chuàng)的“埋入式電源軌”（BPR）的升級(jí)版本。雖然當(dāng)前熱度不及chiplet、3D堆疊，但背面供電的優(yōu)勢(shì)卻十分明顯，applied materials稱(chēng)，“背面供電網(wǎng)絡(luò)”將繞過(guò)芯片的 12 個(gè)或更多布線(xiàn)層，以將電壓降降低多達(dá) 7 倍。半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍電壓降降低對(duì)于未來(lái)芯片來(lái)說(shuō)意味著什么，為什么能讓“背面供電”成為未來(lái)選擇之一？想要解開(kāi)這些問(wèn)題，或許需要從了解芯片制造開(kāi)始。眾所周知，SoC 半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍只是一塊裸露的高質(zhì)量晶體硅，晶體管位于硅頂部，為了形成具有計(jì)算功能的電路，需要將晶體管與金屬互連，而這些互連則是在被稱(chēng)為“堆棧”的層中形成，當(dāng)前隨著晶體管數(shù)量呈指數(shù)型增長(zhǎng)，堆棧層數(shù)也越來(lái)越多，如今可能需要 10 到 20 層堆棧才能為芯片上數(shù)十億晶體管提供電力和數(shù)據(jù)。半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍按照當(dāng)前傳統(tǒng)的芯片電源互連方式，即通過(guò)晶圓正面的后道 (BEOL) 處理制成，那么為了能從SoC中獲得電源和信號(hào)，就需要電線(xiàn)網(wǎng)絡(luò)將電壓從片外穩(wěn)壓器通過(guò)芯片的所有金屬層傳輸?shù)矫總€(gè)邏輯單元。簡(jiǎn)單地說(shuō)，為了給晶體管供電，電子半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍穿過(guò) 10 到 20 層越來(lái)越窄、越來(lái)越曲折的金屬層，才能達(dá)到半‍導(dǎo)‌體‍設(shè)‌備‍搬‌運(yùn)‍一層的局部導(dǎo)線(xiàn)。