半導體電鏡搬運裝卸維修
2021-07-22
來自:
亞瑟半導體設備安裝（上海）有限公司
瀏覽次數(shù):231
半導體電鏡搬運裝卸維修的亞瑟報道：臺積電要在5nm精密設備搬運制程保持，EUV光刻機是重要一環(huán)，近年來，該公司不斷購入EUV設備，以維持制程產能優(yōu)勢。臺積電于日前召開技術論壇，指出其EUV設備累計裝機數(shù)量到2020年已占總數(shù)的50％，到2020年為止，采用臺積電EUV技術生產的晶圓，占精密設備搬運EUV光刻晶圓數(shù)的65％。而隨著制程推進至5nm，每片晶圓采用EUV掩模層大幅拉升，臺積電預估2021年EUV掩模產能將是2019年的20倍。今年下半年，臺積電5nm產能進一步提升，包括蘋果A15應用處理器及M1X／M2計算機處理器、聯(lián)發(fā)科及高通新款5G手機芯片、AMD Zen 4架構計算機及服務器處理器等將陸續(xù)導入量產。臺積電為了維持技術由5nm優(yōu)化后的4nm將在明年進入量產，全新3nm也將在明年下半年導入量產。下面具體看一下這些需要用到EUV設備的制程情況。臺積電5nm于2020年量產，2023年，包括4nm的5nm系列制程產能將會比2020年大幅增長4倍。此外，臺積電還推出了5nm家族的成員－N5A制程，目標在于滿足汽車應用對于運算能力日益增加的需求。精密設備搬運位于臺南的晶圓18廠第1、2、3、4期是5nm生產基地，其中，第1、2、3期已經開始量產，4期興建中。5nm家族中的4nm加強版由于減少了掩模層數(shù)，以及與5nm幾近兼容的設計法則，進一步提升了效能、功耗效率、以及晶體管密度。4nm工藝將把芯片尺寸收縮 6%，同時帶來功耗和性能上的進一步改善。3nm方面，將增加EUV的使用量，效能將比5nm提升10-15%，功耗減少25-30%，邏輯密度增加1.7倍，SRAM密度提升1.2倍、模擬密度則提升1.1倍。2nm方面，臺積電將在新竹市新建一座 Fab 20 工廠，用于2nm系列制程工藝的生產。盡管當前仍在忙著征地，但該公司已經為 Fab 20 工廠的初期生產規(guī)劃了四個階段。隨著以上制程晶圓廠在未來1～3年內逐步完成建設并投入量產，以及美國亞利桑那州12吋廠第一期在2024年后進入量產，采用臺積電EUV技術的晶圓數(shù)將快速增長，其在EUV設備上的投資將越來越大。目前，作為臺積電精密設備搬運對手，三星一直在努力追趕中，這給臺積電帶來了不少壓力，無論是技術層面，還是在成本層面，都需要不斷優(yōu)化，才能保持對三星的優(yōu)勢。三星預計2021年將在半導體設施上投資35萬億韓元，創(chuàng)歷史新高，比2020年的28.9萬億韓元增長20％。股票分析師預計，該公司將在存儲芯片上花費24萬億韓元，在系統(tǒng)半導體上花費11萬億韓元。三星不僅將在韓國投資，還將在美國和中國投資。在韓國，其在平澤的工廠將轉變?yōu)榇鎯ζ骱拖到y(tǒng)半導體的生產基地。晶圓代工生產線于今年年初投入使用，預計將于下半年開始運營。此外，預計該公司將在2021年完成3號工廠的建設，該工廠將生產內存和晶圓代工產品。
另外，三星還計劃在美國投資170億美元建設新晶圓廠，用于生產5nm及以下制程芯片。這主要針對的就是臺積電在美國的5nm新廠。三星擴建制程晶圓廠，同樣需要大量的EUV設備。為此，不久前，韓國總統(tǒng)文在寅和荷蘭首相馬克·呂特舉行了虛擬峰會，期間，關于與ASML的深入合作是一項重要議題。雙方的聲明中寫道：“兩國同意加強在半導體供應鏈方面的合作，相互承認對方是半導體領域的核心合作伙伴。”對于尋求在精密設備搬運半導體競賽中保持地位的韓國芯片制造商，特別是三星來說，ASML的EUV設備至關重要。三星電子副董事長李在镕去年 10 月訪問了ASML，顯然是為了獲得 ASML的EUV光刻機。5月，ASML與韓國和地方政府簽署了一份諒解備忘錄，將投資 2400 億韓元（2.111 億美元），到 2025 年在京畿道華城建立 EUV 產業(yè)集群。據(jù)日本精密設備搬運專家分析，2020年，當5nm大規(guī)模生產及3nm試產啟動時，臺積電需要35臺新EUV光刻機。到2021年，5nm生產規(guī)模擴大，3nm風險生產將啟動，所需的新EUV光刻機數(shù)量達54臺；到2022年，當3nm大規(guī)模生產、2nm試產啟動，需要的新EUV光刻機數(shù)量為57臺。三星方面，李在镕在2020年訪問ASML期間要求的“2020年9臺EUV光刻機”中，至少有4臺將2020年抵達三星，其余5臺在2021年初引入。尚不清楚2021年后是否會落實每年20臺EUV設備，但實際數(shù)字相差不會很大。根據(jù)假設得出的結論，臺積電在2021-2015年間總共需要292臺EUV光刻機，每年平均需新增58臺。三星每年需要20臺，一共需要近80臺。這將是一筆龐大開支。對于臺積電來說，雖然其制程，特別是5nm目前無敵于天下，但客戶對于使用4nm或全新3nm態(tài)度還不夠明朗，主要原因是成本太高，而其決定因素是EUV掩模層數(shù)不斷增加，再加上EUV設備本身就是高成本，兩個因素疊加，直接提升了晶圓代工價格。制程投資金額愈來愈高，能夠支付如此龐大晶圓代工費用的半導體廠已經沒有幾家，雖然臺積電現(xiàn)在有蘋果、NVIDIA、AMD、高通、聯(lián)發(fā)科、英特爾、博通、Marvell、賽靈思（Xilinx）等大客戶采用制程，但隨著三星晶圓代工積極擴產，英特爾加碼制程產能投資，臺積電面臨的競爭壓力越來越大。精密設備搬運為了在明年之后加速客戶5nm產品線轉換至3nm，據(jù)悉，臺積電將啟動EUV持續(xù)改善計劃（Continuous Improvement Plan，CIP），希望在略為增加芯片尺寸的同時，減少制程EUV掩模使用層數(shù)，以降低3nm成本。EUV光刻機價格越來越高，ASML在下半年即將推出的機型NXE：3600D，其價格高達1.4～1.5億美元，產出吞吐量每小時可達160片12吋晶圓，與上代機型相比，產能增加幅度不大。而由制程來看，4nm由5nm優(yōu)化而來，EUV掩模層大約在14層以內，但3nm預計將采用25層EUV掩模，因此，3nm晶圓代工價格恐怕會達到3萬美元，并不是所有客戶都愿意買單。精密設備搬運為了加快客戶產品線由5nm向3nm的推進速度，臺積電啟動EUV CIP計劃改善制程，希望透過減少EUV掩模層使用道數(shù)及相關材料，例如將3nm的25層EUV掩模層減少至20層，雖然芯片尺寸將因此略為增加，但若計劃成功可以有效降低生產成本及晶圓價格。若能有效減少3nm晶圓EUV掩模層數(shù)，在達成同樣產出量情況下將有助于減少EUV設備采購量，若每年少采購1～2臺EUV設備，資本支出也可降低3億美元。臺積電的成本壓力，從發(fā)布的第二季度財報也可見一斑。其單季稅后純益 1343.6 億元新臺幣，季減 3.8%，年增 11.2%，每股純益 5.18 元，低于市場預期。第二季營收 132.9 億美元，季增 2.9%，年增 28%，毛利率 50%，季減 2.4 個百分點，年減 3 個百分點，營益率 39.1%，季減 2.4 個百分點，年減 3.1 個百分點；稅后純益 1343.6 億元，季減 3.8%，年增 11.2%。另外，上半年營收 262.08 億美元，新臺幣營收 7345.55 億元，年增 18.2%，毛利率 51.2%，年減 1.2 個百分點，營益率 40.3%，年減 1.5 個百分點。總體來看，營收增長，但利潤下降了，這其中很重要的原因就是在制程上的投資巨大，難以被營收抵消。以制程來分，臺積電第二季 5 nm制程出貨占晶圓銷售金額的18%，7 nm為 31%，16 nm為 14%，28 nm為 11%?？梢姡?nm占比很大，僅次于7nm，這同時說明其需要在這方面投入巨資，才能實現(xiàn)這樣的量產水平，但相應的回報與投入并不呈線性關系。基于以上這些因素，臺積電要想繼續(xù)發(fā)展精密設備搬運制程，同時保持競爭力，不至于內對手縮小差距，就必須在成本控制方面多下功夫了。
