上海高精密設備裝卸搬運
2021-07-03
來自:
亞瑟半導體設備安裝（上海）有限公司
瀏覽次數(shù):308
上海高精密設備裝卸搬運的亞瑟報道：在 2021 年 6 月的 VLSI 技術和電路研討會上，舉辦了一個關于“面向 2nm-CMOS 和新興存儲器的精密設備搬運工藝和器件技術”的短期課程。在本文中，我將回顧前兩個介紹前沿邏輯器件的演講。這兩個演示文稿是互補的，并提供了對邏輯技術可能發(fā)平面 MOSFET 的柵極長度 (Gate length：Lg) 縮放限制在大約 25nm，因為單表面柵極（single surface gate）對亞表面泄漏（ sub surface leakage）的控制很差。
添加更多的柵極（例如在 FinFET 中），將使其中的溝道被限制在三個柵極之間，從而能夠將 Lg 縮放到溝道厚度的大約 2.5 倍。FinFET 已經(jīng)從英特爾采用的高度傾斜鰭壁（highly sloped fin walls ）的 22 納米發(fā)展到今天更加垂直的壁（vertical walls）和臺積電為其 5 納米工藝實施的高遷移率溝道 FinFET。更高的鰭會增加有效溝道寬度 (effective channel width：Weff)，Weff = 2Fh + Fth，其中 Fh 是鰭（Fin）高度，F(xiàn)th 是鰭（Fin）厚度。增加 Weff 會增加重載電路（heavily loaded circuits）的驅動電流，但過高的鰭會浪費有源功率（active power）。直而薄的鰭片有利于短溝道效應（short channel effects），但 Fw 受到遷移率降低和閾值電壓可變性（threshold voltage variability）增加的限制。在他們的 5nm 技術中實施高遷移率溝道（作者指出，用于 pFET 鰭片的 SiGe）使 TSMC 的驅動電流提高了約 18%。精密設備搬運隨著器件按比例縮小，寄生電阻和電容又將成為一個新問題。CPP（Contacted Poly Pitch）決定標準cell寬度（見圖 1），它是由 Lg、接觸寬度 (Contact Width ：Wc) 和墊片厚度 ( Spacer Thickness：Tsp) 組成，CPP = Lg + Wc + 2Tsp。減少 Wc 會增加寄生電阻，除非進行工藝改進以改善接觸，而減少 tsp 會增加寄生電容，除非使用較慢的介電常數(shù)間隔物。精密設備搬運添加sheets與 Weff 相加，Wee = N*2(W+H)，其中 N 為sheets的數(shù)量，W 為sheets的寬度，H 為sheets的高度（厚度）。終，sheets的數(shù)量受到底部sheets性能的限制。sheets之間的間距隨著寄生電阻和電容的減小而降低，但精密設備搬運足夠大以使柵極金屬（gate metals）和電介質(dielectric)進入間隙(gap)。在 HNS 堆棧下方有一個底部寄生臺面器件( bottom parasitic mesa device)，可以通過注入或介電層進行控制。
