無塵室設備裝卸搬運-設備搬遷搬運定位的亞瑟報道：UniversalChiplet Interconnect Express (UCIe)®‌‌半‍導‌體‍設‌備‍搬‌運‍ 是一個開放的行業(yè)互連標準，可以實現(xiàn)小芯片之間的封裝級互連，具有高帶寬、低延遲、經(jīng)濟節(jié)能的優(yōu)點。能夠滿足整個計算領域，包括云端、邊緣端、企業(yè)、5G、汽車、高性能計算和移動設備等，對算力、內(nèi)存、存儲和互連不斷增長的需求。UCIe 具有封裝集成不同Die的能力，這些Die可以來自不同的晶圓廠、采用不同的設計和封裝方式。‌‌半‍導‌體‍設‌備‍搬‌運‍戈登·摩爾在其論文 “Crammingmore components onto integrated circuits” （于1965年4月19日發(fā)表在Electronics第38卷第8期）中開創(chuàng)性地指出：集成電路中晶體管的數(shù)量每兩年會增長一倍，50年過去了，這個被稱為“摩爾定律”的理論堅持到如今，已經(jīng)搖搖欲墜。在同一篇論文中，戈登·摩爾預測了“結算日”的到來，他指出：用多個獨立封裝的小功能單元互連構建大型系統(tǒng)的方法可能會更經(jīng)濟。這種多Die集成的模式如今已經(jīng)被運用到了一些主流的商業(yè)產(chǎn)品中，比如消費級CPU、服務器 CPU、GP-GPU 等。實現(xiàn)Chiplets封裝集成的動機有很多。為了滿足不斷增長的性能需求，芯片面積不斷增加，有些設計甚至會超出掩模版面積的限制，比如具有數(shù)百個核心的多核 CPU，或扇出非常大的交換[曹1] 電路（Switch）。即使在設計不超過面積限制的情況下，改用多個小芯片集成封裝的方式也更有利于提升良率，實現(xiàn)芯片的跨市場復用。另外，多個相同Die的集成封裝能夠適用于大規(guī)模的應用場景。‌‌半‍導‌體‍設‌備‍搬‌運‍實現(xiàn)Chiplet封裝集成的另一個動機是為了從產(chǎn)品和項目的角度降低整體投資組合成本，并搶占產(chǎn)品市場。例如，圖 1 所示的處理器核心可以進的工藝節(jié)點，用更高的成本換取極致的節(jié)能性能，而內(nèi)存和 I/O 控制器功能可以復用已經(jīng)建立好的舊工藝節(jié)點（n -1 或 n-2)。采用這種劃分方式，可以減小Die的面積，從而提高產(chǎn)量。如圖 2 所示，跨工藝節(jié)點的 IP 移植成本很高，而且隨著工藝節(jié)點的進步，該成本增長非常迅速。若采用多Die集成模式，由于Die的功能不變，我們不必對其IP進行移植，便可在節(jié)省成本的同時實現(xiàn)搶占市場的可能。Chiplet封裝集成模式還可以使用戶能夠自主選擇Die的數(shù)量和類型，從而針對不同的產(chǎn)品類型做出不同的權衡。例如，用戶可以根據(jù)自己的具體需求挑選任意數(shù)量的計算、內(nèi)存和I/O Die，并無需針對具體需求進行Die的自主設計，這有利于降低產(chǎn)品的SKU成本。Chiplet的封裝集成允許廠商能夠以快速且經(jīng)濟的方式提供定制解決方案。如圖 1 所示，不同的應用場景可能需要不同的計算加速能力，但可以使用同一種核心、內(nèi)存和 I/O。Chiplet的封裝集成還允許廠商根據(jù)功能需求對不同的功能單元應用不同的工藝節(jié)點，并實現(xiàn)共同封裝。例如，內(nèi)存、邏輯、模擬和光學器件可以被應用不同的工藝技術，然后和Chiplet封裝到一起。由于相比板級互連，封裝級互連具有線長更短、布線更緊密的優(yōu)點，因此，像內(nèi)存訪問這種需要高帶寬的應用場景都可以以封裝級集成的方式實現(xiàn)（例如HBM，High Bandwidth Memory）。