實驗室設(shè)備裝卸搬運實驗室設(shè)備安裝移入搬遷的亞瑟報道：IBM 和三星聲稱他們在半導體設(shè)計方面取得了突破。精‌密‍設(shè)‌備‍搬‌運‍在舊金山 IEDM 會議的第一天，兩家公司公布了一種在芯片上垂直堆疊晶體管的新設(shè)計。對于當前的處理器和 SoC，晶體管平放在硅表面上，然后電流從一側(cè)流向另一側(cè)。相比之下，垂直傳輸場效應晶體管 (VTFET) 彼此垂直，電流垂直流動。據(jù) 精‌密‍設(shè)‌備‍搬‌運‍和三星稱，這種設(shè)計有兩個優(yōu)點。首先，它將允許他們繞過許多性能限制，將摩爾定律擴展到 1 納米閾值之外。更重要的是，由于電流更大，該設(shè)計減少了能源浪費。他們估計 VTFET 將使處理器的速度比采用 FinFET 晶體管設(shè)計的芯片快兩倍，功耗降低 85%。精‌密‍設(shè)‌備‍搬‌運‍BM 和三星聲稱，這一過程可能有朝一日允許手機一次充電使用整整一周。他們表示，它還可以使某些能源密集型任務（包括加密采礦）更加節(jié)能，因此對環(huán)境的影響較小。精‌密‍設(shè)‌備‍搬‌運‍ 和三星尚未透露他們計劃何時將該設(shè)計商業(yè)化。他們并不一家試圖突破 1 納米屏障的公司。英特爾在七月曾表示，它的目標是到 2024 年完成埃級芯片的設(shè)計。該公司計劃使用其新的“英特爾 20A”節(jié)點和 RibbonFET 晶體管來完成這一壯舉。精‌密‍設(shè)‌備‍搬‌運‍半導體工藝上，臺積電目前是無可爭議的老大，Q3季度占據(jù)全然53%的晶圓代工份額，三星位列第二，但份額只有臺積電的1/3，所以三星下一代工藝，包括3nm及未來的2nm工藝。根據(jù)三星的計劃，3nm工藝會放棄FinFET晶體管技術(shù)，轉(zhuǎn)向GAA環(huán)繞柵極，3nm工藝上分為兩個版本，其中3GAE(低功耗版)將在2022年年初投入量產(chǎn)，3GAP(高性能版)則會在2023年年初批量生產(chǎn)。