檢測(cè)實(shí)驗(yàn)室搬遷方案 - 亞瑟一站式服務(wù)
2021-04-03
來(lái)自:
亞瑟半導(dǎo)體設(shè)備安裝（上海）有限公司
瀏覽次數(shù):270
檢測(cè)實(shí)驗(yàn)室搬遷方案 - 亞瑟發(fā)現(xiàn)：微電子產(chǎn)業(yè)是關(guān)系到國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展全局的基礎(chǔ)性、先導(dǎo)性和戰(zhàn)略性產(chǎn)業(yè)，是發(fā)展水平和綜合國(guó)力的重要標(biāo)志，是新一代信息技術(shù)發(fā)展的核心和關(guān)鍵。超高容量、超小型、超高速、超高頻、超低功耗是解決“深度嵌入”的基礎(chǔ)，是信息技術(shù)無(wú)止境追求的目標(biāo)，也是微電子技術(shù)和產(chǎn)業(yè)迅速發(fā)展的永恒動(dòng)力。
回顧嵌入式計(jì)算機(jī)的起源與發(fā)展，可以清晰地看出微電子技術(shù)是嵌入式技術(shù)的發(fā)展基礎(chǔ)早的嵌入式是起源于Intel 4004微處理器誕生之后，各廠家相繼推出的微處理器，以這些微處理器為核心的嵌入式系統(tǒng)，被廣泛地應(yīng)用于儀器儀表、醫(yī)療設(shè)備、家用電器等各行各業(yè)，形成了一個(gè)廣闊的嵌入式應(yīng)用市場(chǎng)，并出現(xiàn)了以嵌入式處理器為核心、便于用戶(hù)使用的系列化、模塊化及標(biāo)準(zhǔn)化單板機(jī)。單板計(jì)算機(jī)進(jìn)行嵌入應(yīng)用的同時(shí)，誕生了將嵌入式應(yīng)用中微處理器、IO（輸入輸出）接口、A/D（模數(shù)）轉(zhuǎn)換、D/A（數(shù)模）轉(zhuǎn)換、串行接口以及RAM（隨機(jī)存儲(chǔ)器）、ROM（只讀存儲(chǔ)器）等基本器件集成到一個(gè)VLSI（超大規(guī)模集成電路）中的微控制器，即早期的單片機(jī)，程度上實(shí)現(xiàn)了嵌入式應(yīng)用的微型化、低功耗、高可靠要求，這也是SoC（片上系統(tǒng)）技術(shù)的初期階段。工藝技術(shù)的不斷進(jìn)步，使得芯片的集成度大幅提升，為集成更多功能的集成電路提供了實(shí)現(xiàn)可能。集成電路因此快速發(fā)展到SoC階段，SoC為嵌入式系統(tǒng)在芯片級(jí)帶來(lái)低功耗、低成本、小型化、智能化及高可靠特性，使得許多原本受體積、功耗、重量等限制的嵌入式應(yīng)用成為了可能。由此可見(jiàn)，SoC技術(shù)的發(fā)展進(jìn)一步加速了嵌入式系統(tǒng)升級(jí)換代的速度、小型化的實(shí)現(xiàn)程度，也決定了嵌入式系統(tǒng)普、應(yīng)用的深度以及智能化的程度。隨著芯片集成度的提高，SoC芯片已成為嵌入式系統(tǒng)的核心。系統(tǒng)級(jí)封裝技術(shù)（SiP）是將不同工藝制作的多種IC芯片、無(wú)源元件（或無(wú)源集成元件）、天線、光學(xué)器件、生物器件以及微機(jī)電系統(tǒng)（MEMS）組成的系統(tǒng)功能集中于單一封裝體內(nèi)，構(gòu)成一個(gè)微系統(tǒng)器件的技術(shù)。SiP技術(shù)是基于封裝手段實(shí)現(xiàn)嵌入式系統(tǒng)的小型化及高可靠性的有效方法。近年來(lái)，隨著AI技術(shù)的快速發(fā)展，應(yīng)用場(chǎng)景驅(qū)動(dòng)的復(fù)雜算法加速以及更加嚴(yán)苛的“小、低、輕”要求對(duì)Monolithic SoC（單芯片片上系統(tǒng)）的集成度提出挑戰(zhàn)，規(guī)模、集成度、復(fù)雜度指數(shù)級(jí)提升。例如，英偉達(dá)2019年發(fā)布的旗艦 GPU Volta GV***高達(dá)800mm²，據(jù)悉今年即將推出的Ampere系列新GPU（圖形處理器）將在7nm工藝達(dá)到826mm²；硅谷初創(chuàng)Cerebras Systems的AI芯片，面積更是達(dá)到了46 225mm²，片上SRAM（靜態(tài)隨機(jī)存儲(chǔ) 器）高達(dá)18GB。如此大面積的芯片，良率及成本很難控制，Monolithic SoC 芯片在過(guò)去幾年已經(jīng)到了“窮途末路”的境界，SoC或?qū)⒂瓉?lái)以Chiplet（芯粒） 技術(shù)為核心的時(shí)代。Chiplet技術(shù)是將原來(lái)一塊大Monolithic SoC單芯片方案，拆分為多個(gè)小芯片的組合，然后通過(guò)高級(jí)封裝重組。其本質(zhì)也就是SiP的2.5D/3D封裝，只是早期 SiP僅滿(mǎn)足不同工藝間芯片的鏈接，比如CPU/GPU和DRAM（動(dòng)態(tài)隨機(jī)存儲(chǔ)器 ）的異構(gòu)集成，而Chiplet被提出以后，不同的裸片可以使用不同的工藝節(jié)點(diǎn)制造 ，甚至可以由不同的供應(yīng)商提供。第三方Chiplet可以大大減少設(shè)計(jì)時(shí)間和制造成本。雖然SoC在很長(zhǎng)一段時(shí)間內(nèi)還是主流，但Chiplet將不同組件在獨(dú)立的裸片上設(shè)計(jì)和實(shí)現(xiàn)，為解決高復(fù)雜度、超大規(guī)模異構(gòu)系統(tǒng)的可制造性及成本問(wèn)題提供了一種新的思路。據(jù)統(tǒng)計(jì)良率與面積大小的關(guān)系，對(duì)于小于10mm²的芯片而言，monolithic方案和chiplet方案的良率差別不大，一旦芯片面積超過(guò)200mm²，monolithic方案的良率會(huì)比chiplet方案低超過(guò)20%。可以預(yù)期，在700~800mm²的面積上，monolithic方案的良率很可能不超過(guò)10%，基于成熟的芯片的Chiplet方案的成本價(jià)將遠(yuǎn)遠(yuǎn)低于monolithic SoC方案。Chiplet集成的芯片會(huì)是一個(gè)“超級(jí)”異構(gòu)系統(tǒng)，可以為AI計(jì)算帶來(lái)更多的靈活性和新的發(fā)展機(jī)遇。More than Moore（超越摩爾）闡述的SoC/SiP兩種技術(shù)途徑充分結(jié)合實(shí)現(xiàn)的 Chiplet、微系統(tǒng)技術(shù)，已經(jīng)為嵌入式系統(tǒng)的低功耗、微小型化、高可靠，以及 智能化發(fā)展提供了基礎(chǔ)支撐。使得嵌入式系統(tǒng)具有更高的附加值，并進(jìn)一步推動(dòng)了嵌入式系統(tǒng)跨越式、普及化發(fā)展。發(fā)現(xiàn)
